J-BERT N4903B 高性能串行 BERT 为嵌入式时钟设备和正向时钟设备提供最完整的抖动容限测试。

当研发和验证团队需要对包含 7 Gb/s 或 12.5 Gb/s 串行 I/O 端口的芯片和收发信机模块进行表征和强化测试时，它是最理想的选择。它可以表征接收机的抖动容限，并可检查与当前最流行的串行总线标准的一致性，例如：

• PCI Express® 查看测量解决方案实例：PCIe 3.0 接收机测试
• SATA/SAS
• DisplayPort
• 超高速 USB
• 光纤通道
• QPI
•  
• 存储器总线，例如全缓冲 DIMM2
• 背板，例如 CEI
• 10 GbE/ XAUI
• XFP/XFI、SFP+

J-BERT N4903B 的抖动设置屏幕	自动抖动容限表征
快速眼图和模板测试	RJ/DJ 分离的 BERT 扫描

J-BERT N4903B 的主要优势：

使用具有极低抖动和极短跳变时间的码型发生器生成干净信号，实现精确表征。经过校准的内置抖动源使您可以对接收机进行精确的抖动容限测试。

J-BERT N4903B 是为与串行总线标准实现最佳匹配而设计的，具有差分 I/O、在大多数输出上可变的电压电平、内置的抖动和 ISI 功能、码型序列发生器、参考时钟输出、可调谐 CDR、码型捕获和比特恢复模式，可对无时钟和不确定的码型进行分析，因此可以显著简化测试设置。

使用 J-BERT 的自动抖动容限测试和快速总体抖动测量，可以更快地执行测试。

J-BERT N4903B 是一项长期投资，它可以根据当前的测试和预算要求进行配置，还可以从 N4903A 进行升级，并在以后测试需求变化时对所有的选件和全速器件进行改型。

PCIe 是 PCI-SIG 的商标，PCI Express 是 PCI-SIG 的注册商标